對于微處理制造商來說，如何選擇合適的晶體可謂是重中之重，下面就給大家?guī)砦⑻幚磉x擇晶體的方法。除非微處理器數(shù)據(jù)手冊中另有說明，否則本文介紹的內容可用作選擇晶振的一般指南，許多領先的微處理器制造商如6G為處理器都可以使用該方法選出的石英晶振。文末，會對負電阻的測量做出說明。

大多數(shù)微處理器都包括一個反相器設計，帶有一個正反饋電阻(典型值為1MO ),以及一個可選的串聯(lián)電阻，阻值在10歐姆至1K歐姆之間(見圖A)

它有一個輸入端口(通常稱為XIN、XI、XTALI或類似性質)和一個輸出端口(XOUT、XO、XTALO或類似性質),用于這兩個端口之間的晶體單元連接。大多數(shù)芯片都設計有一個選項，要么由饋入晶振輸入端口的外部時鐘振蕩器驅動，要么由外部晶振驅動。

根據(jù)共振頻率，晶體可以選擇為基礎或泛音模式。通常，高于28MHz的頻率需要第三泛音模式，以獲得價格優(yōu)勢和交付。

在晶體電抗為電感性的并聯(lián)模式下，需要兩個外部電容(C1)和(C2)來實現(xiàn)振蕩中必要的相移。不管晶體是基模還是泛音模，都需要C1和C2。C1和C2的值由芯片制造商指定，從6pF到47pF不等。

C1和C2可能不均衡，即價值相等，但有時會以特定比率(C1/C2)偏移以獲得最佳性能，具體取決于晶振和放大器特性以及電路板布局。圖B顯示了基本模式操作的典型配置。

在泛音模式下，需要一個額外的電感L1和電容Cc來選擇三次泛音模式，同時抑制或拒絕基音模式。選擇第三泛音晶體電路中的L1和Cc值，以滿足以下條件。

頻率低于基頻的串聯(lián)諧振電路中的L1、Cc分量，使電路在基頻時看起來具有電感性。這種情況不利于基模振蕩。

并聯(lián)諧振電路中的L1、Cc和C2分量，其頻率大約在基頻和第三泛音頻率的中間。這種情況使電路在第三泛音頻率下呈容性，有利于在所需泛音模式下振蕩。(見圖C)

在標準泛音模式下，C2值從10pF到30pF不等。Cc值應至少是C2值的10倍，因此其等效C-equiv。大約是這個值。

不同晶體頻率的L1典型值:

圖D顯示了40.320MHz三次泛音模式操作的典型電路配置。

負電阻測量說明
當晶體單元作為振蕩電路中的感性電抗被激勵時，晶體單元和振蕩電路之間的關系如圖e所示。為了改善振蕩電路的啟動條件，最好增加振蕩電路的參數(shù)負電阻R的值。如果負電阻容差不大(負電阻較小)的電路與具有較大諧振電阻的晶體單元組合，則啟動條件會變得更差。振蕩電路應該設計成負電阻值是諧振電阻的5到10倍。

負載電容的中心值(決定振蕩頻率的絕對值)和可變范圍(振蕩頻率的微調范圍)也必須保持在振蕩電路中的最佳值。

負電阻測量程序